



PATENT ABSTRACTS OF JAPAN

(11) Publication number: **08163101 A**(43) Date of publication of application: **21 . 06 . 96**

(51) Int. Cl.

H04L 1/00(21) Application number: **06297568**(22) Date of filing: **30 . 11 . 94**(71) Applicant: **TOSHIBA CORP**(72) Inventor: **NAKAMURA MAKOTO****(54) ERROR CONTROL SYSTEM**


(57) Abstract:

PURPOSE: To suppress the deterioration of throughput caused by the extra redundant bits by adding only an error detection redundant bit to a transmission signal.

CONSTITUTION: An error detection CRC bit is added to the transmission information inputted to an input terminal 151 by a detection encoding circuit 111. This transmission information is stored in a transmission buffer 112 as a transmission signal $S(x)$ and also transmitted via a signal synthesizer 118. When an error is detected in a receiving device, a remainder signal $re(x)$ acquired by using an error correction code generating polynomial is sent back to a transmitting device and received by a received signal discrimination circuit 121. Then a remainder signal generation circuit 113 divides the output signal $S(x)$ of the buffer 112 by means of the generating polynomial to generate a remainder signal $r1(x)$. An addition circuit 114 secures an exclusive OR between both signals $r1(x)$ and $re(x)$, and a correcting calculation circuit 115 applies the syndrome conversion to the OR to specify the error position. The error position information is sent back to the receiving device via an output terminal 152. Thereby the receiving device corrects the error bit and finishes

its receiving operation.

COPYRIGHT: (C)1996,JPO



[Claims]

[Claim 1] An error control system for performing error control between a transmission apparatus and a reception apparatus, said transmission apparatus comprising:

transmission signal generating means for adding a redundant bit for error detection to information to be transmitted to generate a transmission signal;

first reminder / syndrome generating means for generating a first reminder signal or a first syndrome to be used for error correction based on said transmission signal;

error position detecting means for detecting an error position based on said first reminder signal or said first syndrome and a second reminder signal or a second syndrome from said reception apparatus to output error position information;

transmission means for transmitting said transmission signal and said error position information, and said reception apparatus comprising;

receiving means for receiving said transmission signal and said error position information;

error detecting means for detecting whether there is an error in a received signal using said redundant bit in the received signal obtained by receiving said transmission signal in the receiving means;

second reminder / syndrome generating means for generating said second reminder signal or said second syndrome to be used for error correction based on said received signal;

reminder / syndrome returning means for returning said second reminder signal or said second syndrome to said transmission apparatus when an error in said received signal is detected by said error detecting means; and

error correcting means for correcting the error in the received signal according to said error position information received by said receiving means.

[Claim 2] The error control system according to claim 1,

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平8-163101

(43) 公開日 平成8年(1996)6月21日

(51) Int.Cl.⁶

H04L 1/00

識別記号

B

庁内整理番号

F I

技術表示箇所

審査請求 未請求 請求項の数 5 O L (全 14 頁)

(21) 出願番号 特願平6-297568

(22) 出願日 平成6年(1994)11月30日

(71) 出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72) 発明者 中村 誠

大阪府大阪市北区大淀中一丁目1番30号

株式会社東芝関西支社内


(74) 代理人 弁理士 鈴江 武彦

(54) 【発明の名称】 誤り制御システム

(57) 【要約】

【目的】 広範囲にわたる通信路品質に対してより高効率の順方向スループット特性が得られる新規な誤り制御システムを提供する。

【構成】 送信側から送信すべき情報に誤り検出のためのCRCビットのような冗長ビットを付加して送信し、受信側では誤りが検出された場合に誤り訂正符号の生成多項式を用いた剰余もしくはシンδροームを送信側に返送し、送信側はこの受信側からの剰余もしくはシンδροームと送信側で送信信号から生成した剰余もしくはシンδροームを用いて誤り位置を検出して誤り位置情報を受信側に通知し、この誤り位置情報に従って受信側で誤り訂正を行う。



【特許請求の範囲】

【請求項1】送信装置と受信装置との間で誤り制御を行う誤り制御システムにおいて、

前記送信装置は、

送信すべき情報に誤り検出のための冗長ビットを付加して送信信号を生成する送信信号生成手段と、

前記送信信号に基づいて誤り訂正に用いられる第1の剰余信号もしくは第1のシンδροームを生成する第1の剰余／シンδροーム生成手段と、

前記第1の剰余信号または第1のシンδροームと前記受信装置からの第2の剰余信号または第2のシンδροームに基づいて誤り位置を検出して誤り位置情報を出力する誤り位置検出手段と、

前記送信信号および前記誤り位置情報を送信する送信手段とを具備し、

前記受信装置は、

前記送信信号および前記誤り位置情報を受信する受信手段と、

この受信手段により前記送信信号を受信して得られた受信信号中の前記冗長ビットを用いて該受信信号の誤りの有無を検出する誤り検出手段と、

前記受信信号に基づいて誤り訂正に用いられる前記第2の剰余信号もしくは第2のシンδροームを生成する第2の剰余／シンδροーム生成手段と、

前記誤り検出手段により前記受信信号の誤りが検出されたとき前記第2の剰余信号もしくは第2のシンδροームを前記送信装置に返送する剰余／シンδροーム返送手段と、

前記受信手段により受信された前記誤り位置情報に従って受信信号の誤りを訂正する誤り訂正手段とを具備することを特徴とする誤り制御システム。

【請求項2】前記剰余／シンδροーム返送手段は、前記第2の剰余信号もしくはシンδροームを返送する際に、該第2の剰余信号もしくはシンδροームに誤り検出用情報を付加して返送することを特徴とする請求項1記載の誤り制御システム。

【請求項3】前記送信手段は、前記誤り位置情報を送信する際、該誤り位置情報に誤り検出用情報を付加して送信することを特徴とする請求項1記載の誤り制御システム。

【請求項4】前記送信装置は、前記誤り位置検出手段が前記誤り位置を検出する際、誤り訂正不能と判別したときには、前記送信手段により前記送信信号を再送することを特徴とする請求項1記載の誤り制御システム。

【請求項5】前記受信装置は、前記誤り訂正手段により前記受信信号の誤りを訂正した後に前記誤り検出手段により前記受信信号の誤りの有無を検出して、誤り有りと判別されたときには、訂正不能として前記送信装置に通知する手段を有し、

前記送信装置は、該訂正不能の通知を受けたとき前記送

信手段により前記送信信号を再送することを特徴とする請求項1記載の誤り制御システム。

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、情報通信における誤り制御システムに係り、特に再送要求方式（以下、ARQ方式と略記する）を用いる誤り制御システムに関する。

【0002】

【従来の技術】高信頼度の通信が要求されるデータ伝送では、誤り制御システムとしてARQ（Automatic Repeat reQuest）方式が広く用いられている。基本的なARQ方式には、Stop-and-Wait、Go-back-N およびSelective Repeatと呼ばれる各方式がある。ARQ方式では、送信側で複数ビットからなる送信情報に誤り検出用の冗長ビットを付加して伝送し、受信側では受信した情報ブロックに誤りが含まれているか否かを冗長ビットを用いて検査する。もし、誤りが含まれていれば帰還通信路を用いて送信側に再送要求を行う。この一連の動作を受信側で情報が誤りなく正しく受信されるまで繰り返す。

【0003】従って、このようなARQ方式では通信路の状態が劣化してビット誤りが増加傾向になると、再送回数が増加するため、スループットが低下する。情報の送信時に誤り訂正符号を併用すると、通信路の状態が悪化したときのスループットを向上させることができる。しかしながら、この方法では情報ビットに加えて誤り訂正を行うための余分な冗長ビットを付加するため、通信路が良い状態となってほとんどビット誤りが生じなくなったときには、誤り訂正のための冗長ビットの分だけスループットが低下することになる。

【0004】

【発明が解決しようとする課題】このように従来の誤り制御システムに用いられるARQ方式では、通信路の状態が悪化した場合に合わせて誤り訂正符号を併用すると、通信路の状態が良い場合のスループットが低下し、一方、通信路の状態が良い場合に合わせて誤り検出機能だけを付与すると、通信路の状態が悪化したとき急速にスループットが低下するという問題があった。

【0005】本発明は、このような問題点を解決すべくなされたもので、広範囲にわたる通信路品質に対してより高効率の順方向スループット特性が得られる新規な誤り制御システムを提供することを目的とする。

【0006】

【課題を解決するための手段】上記目的を達成するため、本発明は送信側から送信すべき情報に誤り検出のためのCRCビットのような冗長ビットを付加して送信し、受信側では誤りが検出された場合に誤り訂正符号の生成多項式を用いた剰余もしくはシンδροームを送信側に返送し、送信側はこの受信側からの剰余もしくはシンδροームと送信側で送信信号から生成した剰余もしくはシンδροームを用いて誤り位置を検出して誤り位置情報

を受信側に通知し、この誤り位置情報に従って受信側で誤り訂正を行うようにしたことを骨子とする。

【0007】すなわち、本発明に係る誤り制御システムにおいては、送信装置は送信すべき情報に誤り検出のための冗長ビットを付加して送信信号を生成する送信信号生成手段と、前記送信信号に基づいて誤り訂正に用いられる第1の剰余信号もしくは第1のシンδροームを生成する第1の剰余／シンδροーム生成手段と、前記第1の剰余信号または第1のシンδροームと前記受信装置からの第2の剰余信号または第2のシンδροームに基づいて誤り位置を検出して誤り位置情報を出力する誤り位置検出手段と、前記送信信号および前記誤り位置情報を送信する送信手段とを具備し、一方、受信装置は前記送信信号および前記誤り位置情報を受信する受信手段と、この受信手段により前記送信信号を受信して得られた受信信号中の前記冗長ビットを用いて該受信信号の誤りの有無を検出する誤り検出手段と、前記受信信号に基づいて誤り訂正に用いられる前記第2の剰余信号もしくは第2のシンδροームを生成する第2の剰余／シンδροーム生成手段と、前記誤り検出手段により前記受信信号の誤りが検出されたとき前記第2の剰余信号もしくは第2のシンδροームを前記送信装置に返送する剰余／シンδροーム返送手段と、前記受信手段により受信された前記誤り位置情報に従って受信信号の誤りを訂正する誤り訂正手段とを具備することを特徴とする。

【0008】また、送信装置の剰余／シンδροーム返送手段は、第2の剰余信号もしくはシンδροームを返送する際に、該第2の剰余信号もしくはシンδροームに誤り検出用情報（CRCビット）を付加して返送することを特徴とする。

【0009】また、送信装置の送信手段は、誤り位置情報を送信する際に、該誤り位置情報に誤り検出用情報（CRCビット）を付加して送信することを特徴とする。また、送信装置は誤り位置検出手段が誤り位置を検出する際に、誤り訂正不能と判別したときには、送信手段により送信信号を再送することを特徴とする。

【0010】さらに、受信装置は誤り訂正手段により受信信号の誤りを訂正した後に誤り検出手段により受信信号の誤りの有無を検出して、誤り有りと判別されたときには訂正不能として送信装置に通知する手段を有し、送信装置は該訂正不能の通知を受けたとき送信手段により送信信号を再送することを特徴とする。

【0011】

【作用】このように構成された誤り制御システムによると、送信時には送信情報に誤り検出のための冗長ビットのみを付加した送信信号が送信される。この送信信号を受信した受信装置は受信信号の誤りの有無を検出し、誤りが検出されると受信信号から誤り訂正のための剰余信号もしくはシンδροームを生成し、送信装置に返送される。送信装置では、送信信号から誤り訂正のための剰余

信号もしくはシンδροームを生成し、これと受信装置から返送されてきた剰余信号もしくはシンδροームに基づいて、例えば両者を加算することにより誤りビットに起因する剰余信号もしくはシンδροームのみを生成し、通常の誤り訂正の手法で誤り位置を検出する。そして、この誤り位置情報を受信装置に送信し、この誤り位置情報に基づいて受信装置で誤りを訂正する。

【0012】従って、本発明では送信信号には誤り検出のための冗長ビットのみが付加されればよく、誤り訂正のための冗長ビットは含まれていないため、通信回線品質が良くて伝送誤りがほとんど起こらない場合にも、余分な冗長ビットによるスループットの低下はない。一方、通信回線品質が劣化して伝送誤りが増えたときには、送信装置からの誤り位置情報により受信装置で受信信号の誤りを訂正することができるので、従来よりスループットが向上する。

【0013】本発明においては、誤り位置情報が新たに必要となるため、これによるスループットの低下を考慮する必要があるが、この誤り位置情報によるスループットの低下分は送信信号を再送する場合よりもはるかに少なく、また1回の誤り位置情報の送信で誤りが訂正されることが多いため、全体としてのスループットははるかに改善されることになる。また、誤り位置情報の送信に必要なビット数は、誤り位置情報の送信にデータ圧縮符号を用いることにより、さらに減らすことが可能である。

【0014】

【実施例】以下、本発明の実施例を図面に基づいて説明する。図1および図2は、それぞれ本発明による誤り制御システムを適用した送信装置および受信装置の構成の実施例を示すブロック図である。

【0015】まず、図1に示す送信装置は誤り検出符号化回路111、送信信号 $S(x)$ を一時記憶する $S(x)$ 送信バッファ112、第1の剰余信号 $r_1(x)$ を生成する第1の剰余生成回路113、加算回路114、誤り訂正計算回路115、誤り位置符号化回路116、誤り位置情報の符号化信号 W_i を一時記憶する W_i 送信バッファ117、信号合成器118、reqA信号発生器119、reqB信号発生器120、受信信号判別回路121、制御回路122、およびタイマA、Bを有するタイマ回路123からなる。

【0016】一方、図2に示す受信装置は受信信号判別回路131、受信バッファ132、誤り検出回路133、第2の剰余信号 $re(x)$ を生成する第2の剰余生成回路134、ACK信号と剰余信号 $re(x)$ を一時記憶するACK/ $re(x)$ 送信バッファ135、符号化信号 W_i を復号する W_i 復号回路136、誤りビット反転回路137、誤り検出回路138、ACK信号と送信信号 $S(x)$ を要求するための $S(x)$ 要求信号を発生する信号発生器、ACK/ $S(x)$ 要求信号を一時記

憶する送信バッファ140、信号合成器141、制御回路142、タイマC、D、E、Fを有するタイマ回路143、符号化信号 W_i の再送を要求するための W_i 再送要求信号発生器144、および信号発生器145からなる。

【0017】次に、送信装置の概略的な動作を説明する。送信装置の第1の入力端子151より入力される送信すべき情報（以下、送信情報という）は、誤り検出符号化回路111により誤り検出のためのCRC（Cyclic Redundant Check）ビットが付加されて送信信号 $S(x)$ となり、 $S(x)$ 送信バッファ112に一旦記憶されると共に、信号合成器118を介して送信される。信号発生器118は、4つの入力端子のいずれから入力される信号をも等しく出力端子152に出力するものである。出力端子152から出力される信号は、図示しない通信路を介して送信され、図2の受信装置で受信される。

【0018】送信装置の第2の入力端子153に、図2の受信装置から出力端子156を経て返送される信号が入力される。この入力端子153に入力された信号は、まず受信信号判別回路121で剰余信号 $re(x)$ 、ACK信号、 $S(x)$ 再送要求信号、および W_i 再送要求信号のいずれであるかが判別され、これらの信号が別々の出力端子から出力される。これらの信号は、いずれも制御回路122に入力される。

【0019】受信信号判別回路121で剰余信号 $re(x)$ が受信されると、この信号は加算回路114に送られると共に、制御回路122に対して剰余信号 $re(x)$ を受信したことを通知する。この通知を受けた制御回路122は、タイマ回路123のタイマBをセットすると共に、 $S(x)$ 送信バッファ112に対して送信信号 $S(x)$ を剰余生成回路113に送出する指示を出す。剰余生成回路113は、送信信号 $S(x)$ を生成多項式 $g(x)$ で除算し、その剰余信号 $r_1(x)$ を加算回路114に出力する。加算回路114は、ビット単位で剰余信号 $r_1(x)$ と剰余信号 $re(x)$ をEX-OR（排他的論理和）加算し、その加算結果を誤り訂正計算回路115に導く。

【0020】誤り訂正計算回路115は、加算回路114からの加算結果を通常の誤り訂正と同じく $re(x) + r_1(x)$ で得られた誤りに関する剰余信号もしくははシンドロームに変換して、誤り訂正を実行する。誤り訂正計算回路115では、誤りビットの個数が t 個未満のときには誤り位置が判明するので、この誤り位置を示す誤り位置情報を誤り位置符号化回路116に導く。誤り位置符号化回路116では誤り位置情報が誤り位置が少ないビット数で表現されるように符号化され、符号化信号 W_i となる。この誤り位置情報の符号化信号 W_i は W_i 送信バッファ117に記憶されると共に、信号合成器118を介して出力端子152より出力される。

【0021】誤り個数が t 個以上のときには、大抵の場合、誤り位置の計算途中で計算不能と判別され、その他の場合は誤った訂正がなされる。誤った訂正がなされた場合は、受信装置の説明で後述する処理により誤りが検出される。一方、誤り位置が計算不能と判別された場合には、誤り訂正計算回路115から制御回路122に信号が出力される。制御回路122は、この信号を受けるとタイマAをセットすると共に、 $S(x)$ 送信バッファ112に対して送信信号 $S(x)$ を信号合成器118に出力する旨の指示を出す。この指示に基づいて $S(x)$ 送信バッファ112から出力される送信信号 $S(x)$ は、信号合成器118を介して出力端子152へ送出される。

【0022】受信信号判別回路121で受信装置からのACK信号が受信されたときは、情報が受信装置で正しく復元されていることを意味している。そこで、受信信号判別回路121で受信されたACK信号は $S(x)$ 送信バッファ112および W_i 送信バッファ117に導かれ、これらのバッファ112、117に一時記憶されていた信号がクリアされる。また、このとき制御回路122はタイマ回路123の全てのタイマA、Bをリセットする。

【0023】受信信号判別回路121で $S(x)$ 再送要求信号が受信されたときは、制御回路122はタイマ回路123にセット信号を送り、タイマBをセットする。タイマ回路123はセット信号を受けると、そのセット信号で指示されるタイマがセットされていたか否かに関わらずタイマの値を初期値に戻してスタートする。

【0024】タイマ回路123においてタイマAがタイムアウトすると、制御回路122にそれが通知され、制御回路122はこの通知を受けてタイマBを再度セットすると共に、 $reqA$ 信号発生器119に対して $reqA$ 信号を出力する旨の指示を出す。この指示に基づき出力された $reqA$ 信号は、信号合成器118を介して出力端子152に送出される。

【0025】次に、受信装置の概略的な動作を説明する。送信装置の出力端子152から図示しない通信路に送出された信号は、受信装置の入力端子154に入力される。入力端子154に入力された信号は、まず受信信号判別回路131で信号の種別が判別される。受信信号判別回路131では、受信信号 $R(x)$ 、符号化信号 W_i 、 $reqA$ 信号および $reqB$ 信号のいずれかの信号が受信される。送信装置からの送信信号 $S(x)$ は、受信装置では受信信号 $R(x)$ として受信される。この受信信号 $R(x)$ は送信信号 $S(x)$ そのものか、もしくは $S(x)$ の幾つかのビットが誤った信号である。この受信信号 $R(x)$ は、一般には他の3つの信号よりパケット長が長いので、パケット長を観測することにより他の信号と区別できる。つまり、規定のパケット長が受信されると $R(x)$ とみなされる。

【0026】符号化信号 W_i 、 $reqA$ 信号および $reqB$ 信号は、正しく受信されたときのみ受信されたと判別される。もし、これらの信号の幾つかのビットが誤ると、受信信号判別回路131は受信検出を行わないので、これらの信号のパケットは消失する。これらのパケットが消失した場合でも、送信装置および受信装置でのタイマ処理により、信号が正しく受信装置で復元されるまで、デッドロック状態となることはない。

【0027】受信信号判別回路131で受信信号 $R(x)$ が受信されると、信号 $R(x)$ は受信バッファ132で一時記憶されると共に、誤り検出回路133に導かれ、CRCチェックにより $R(x)$ に誤りが含まれているか否かが判定される。この誤り判定結果は制御回路142に導かれ、誤りが無いときにはタイマ回路143のタイマCがセットされる。一方、誤りがあればタイマDがセットされる。また、誤りが無いときは受信信号 $R(x)$ が信号合成器141を介して第1の出力端子155より出力され、受信者に正しい信号として提供されると共に、 $ACK/re(x)$ 送信バッファ135にACK信号が書き込まれ、さらにACK信号が信号合成器145を介して第2の出力端子156に出力される。

【0028】誤りがあるときは、さらに剰余生成回路134において受信信号 $R(x)$ と生成多項式 $g_1(x)$ に基づいて剰余信号 $re(x)$ が計算され、 $ACK/re(x)$ 送信バッファ135に剰余信号 $re(x)$ が書き込まれると共に、剰余信号 $re(x)$ が信号合成器145を介して出力端子156に出力される。

【0029】受信信号判別回路131で符号化信号 W_i が受信されると、符号化信号 W_i は W_i 復号回路136と受信バッファ132に導かれる。 W_i 復号回路136は、符号化信号 W_i から誤りが発生したビット位置を示す誤り位置情報を復号し、誤りビット反転回路137に出力する。誤りビット反転回路137は、この誤り位置情報に基づいて、受信バッファ138から入力される受信信号 $R(x)$ の誤り位置のビットを反転する。

【0030】誤りビット反転回路137で誤りビット位置が反転された信号は、誤り検出回路138でCRCチェックにより、正しく誤り訂正がなされたか否かが判定される。受信信号 $R(x)$ に含まれる誤りビット数が t 個未満のときは、必ず正しく復号がなされているが、 t 個以上の誤りが含まれていた場合で、かつ図1の送信装置の誤り訂正計算回路115で誤りが検出されなかったときは、この時点で誤りが検出される。誤りが検出されなければ、正しく訂正ができたのであるから、この信号は信号合成器141を介して出力端子155に出力される。

【0031】誤り検出回路138の誤り判定結果は制御回路142に導かれ、誤りが無いときはタイマ回路143のタイマFがセットされる。一方、誤りがあるときはタイマ回路143のタイマEがセットされる。さらに、

誤り判定結果は $ACK/S(x)$ 要求信号発生器139にも導かれ、誤りなしと判定された場合はACK信号が発生され、誤りありと判定された場合は $S(x)$ 要求信号が発生される。このACK信号もしくは $S(x)$ 要求信号は、 $ACK/S(x)$ 要求信号送信バッファ140に一時記憶されると共に、信号合成器145を介して出力端子156に出力される。

【0032】受信信号判別回路131で $reqA$ 信号が受信されると、この $reqA$ 信号は制御回路142に導かれる。制御回路142は、タイマ回路143のタイマCとタイマDのいずれかが動作中かどうかを判別し、動作中のタイマを再度セットすると共に、 $ACK/re(x)$ 送信バッファ135に一時記憶されているACK信号もしくは $re(x)$ を再送する旨の指示を出す。この指示に基づいて、 $ACK/re(x)$ 送信バッファ135から読出される信号は、信号合成器145を介して出力端子156に出力される。なお、タイマCとタイマDは同時に動作することはないので、一つのタイマを共用してもよい。

【0033】受信信号判別回路131で $reqB$ 信号が受信されると、この $reqB$ 信号は制御回路142に導かれる。制御回路142は、タイマ回路143のタイマEとタイマFのいずれかが動作中かどうかを判別し、動作中のタイマを再度セットすると共に、 $ACK/S(x)$ 要求信号送信バッファ140に一時記憶されているACK信号もしくは $S(x)$ 要求信号を再送する旨の指示を出す。この指示に基づいて、 $ACK/S(x)$ 要求信号送信バッファ140から読出される信号は、信号合成器145を介して出力端子156に出力される。なお、タイマEとタイマFも同時に動作することはないので、一つのタイマを共用してもよい。

【0034】次に、本実施例における詳細な処理手順について図3～図6を参照して説明する。図3～図4は送信装置の処理手順を示すフローチャートであり、図5～図6は受信装置の処理手順を示すフローチャートである。

【0035】送信装置では、ステップS11において送信情報に誤り検出用のCRCビットを付加して送信信号 $S(x)$ を生成した後、ステップS12で送信信号 $S(x)$ をバッファに記憶する。次に、送信信号 $S(x)$ を送信し(ステップS13)、さらにタイマAをセットして信号を待ち受ける(ステップS14)。ステップS14では、受信装置からのACK信号、剰余信号 $re(x)$ 、および $S(x)$ 再送要求信号のいずれかを受信するか、あるいはタイマAがタイムアウトするまで、待ち受け状態を続ける。

【0036】ここで、送信信号を $S(x)$ なる多項式で表示しているが、これは例えば n ビットの信号であるとき、最初のビットを x^{n-1} の係数、二番目のビットを x^{n-2} の係数とし、以下同様にして最後のビットを x^0 の

係数として表現したものである。例えば、最初と三番目と最後のビットだけが1で他が0のとき、 $S(x)$ は $S(x) = x^{n-1} + x^{n-3} + 1$ となる。

【0037】受信装置では送信装置と同期して処理を開始し、まず待ち受け状態となる（ステップS41）。送信装置から送られた送信信号 $S(x)$ は、通信路上で誤りを生じることがある。誤りビットも多項式 $e(x)$ で表わすと、受信装置では

$$R(x) = S(x) + e(x) \quad (1)$$

なる信号が受信される。ここで、誤りがなく全てのビットが正しく受信されるときには $e(x) = 0$ となる。

【0038】ステップS41の待ち受け状態で受信信号 $R(x)$ が受信されると、CRCビットによる誤り検査が行われる（ステップS42）。この誤り検査の結果、ステップS44で誤り無しと判別されるとACK信号を返送し（ステップS45）、タイマCをセットして待ち受け状態（ステップS46）になる。

$$re(x) = R(x) \cdot x^{n1-n} \bmod g1(x) \quad (2)$$

この剰余信号 $re(x)$ をステップS48で誤り検出のためのCRCビットを付加して送信した後、タイマDをセットして待ち受け状態（ステップS49）となる。

【0041】ステップS41の待ち受け状態では、通常はステップS13で送信された送信信号 $S(x)$ が受信信号 $R(x)$ として受信されるが、もし何らかの理由で送信信号 $S(x)$ が消失してしまったときには、ステップS42以下の処理に進まない。このときには、送信装置ではステップS14の待ち受け状態においてタイマAがタイムアウトし、 $reqA$ 信号が送信される。ステップS41の待ち受け状態で $reqA$ が受信されると、ステップS43で $S(x)$ 再送要求が送信され、この信号がステップS44の待ち受け状態で受信されてステップS13に遷移し、送信信号 $S(x)$ の再送が行われる。

【0042】ステップS45で送信されたACK信号がステップS14の待ち受け状態で受信されると、送信バッファの内容を消去し（ステップS15）、送信装置は処理を終了する。このとき、受信装置ではステップS46の待ち受け状態でタイマCがタイムアウトし、やはり処理を終了する。処理が終了するときに、受信信号が受

$$r1(x) = S(x) \cdot x^{n1-n} \bmod g1(x) \quad (3)$$

として求められる。

【0046】次に、ステップS18では $r1(x)$ と r

$$\begin{aligned} re(x) &= R(x) \cdot x^{n1-n0} \bmod g1(x) \\ &= \{S(x) + e(x)\} \cdot x^{n1-n0} \bmod g1(x) \end{aligned} \quad (4)$$

であるので、加算結果は

$$r1(x) + re(x) = e(x) \cdot x^{n1-n0} \bmod g1(x) \quad (5)$$

となり、誤りビットパターンに対する剰余が得られる。

【0047】誤りビットの個数が t 未満のときには、この誤りビットパターンに対する剰余から、通常の誤り訂正の手法で誤り位置が特定できる。もし、受信信号 $R(x)$ に含まれていた誤り個数が $t+1$ 個以上のときには、誤り訂正不能と判別されるか、誤った訂正がなされる。誤った訂正がなされた場合には、後述するステップ

S53の誤り検査で誤りが検出される。

【0039】一方、ステップS44で誤り有りと判別されたときには、誤り訂正のための剰余信号 $re(x)$ を生成し、バッファに一時保存する。符号長が $n1$ 、情報ビット数が n 、誤り訂正能力 t 個の誤り訂正符号を $C1$ とし、この生成多項式を $g1(x)$ とすると、剰余信号 $re(x)$ は、以下のようにして計算される。

【0040】

信者に渡される。

【0043】ステップS45で送信されたACK信号も、通信路上で誤ることがある。通常はACK信号のような制御信号はCRCビットが付加されて伝送され、もしCRCに誤りがあると、これらの制御信号は廃棄される。このときはステップS45で送信されたACK信号は、ステップS14の待ち受け状態で受信されず、タイマAがタイムアウトする。前述したように、このときには $reqA$ 信号が送信される。

【0044】ステップS46の待ち受け状態で $reqA$ 信号が受信されると、ステップS45の処理に戻り、ACK信号を再送する。このようにして、正しくACK信号が送信装置に伝わるまで、再送が繰り返される。ここで、タイマCの設定時間はタイマAの設定時間より大きくしておく必要がある。

【0045】ステップS48で送信された剰余信号 $re(x)$ は、ステップS14の待ち受け状態で受信され、ステップS16に移る。ステップS16では、送信信号 $S(x)$ に対する剰余信号 $r1(x)$ を生成する。ここで、 $r1(x)$ は $re(x)$ と同様にして、

$e(x)$ を加算する。式(1)および(2)から

S53の誤り検査で誤りが検出される。

【0048】ステップS18の加算結果から、ステップS19で誤り訂正が可能か否かを判別し、誤り訂正が不可能のときにはステップS13に戻って送信信号 $S(x)$ を再送する。ステップS19で誤り訂正が可能と判別されたときには、その誤りビット位置をステップS20で符号化し、符号化信号 Wi を得る。ここで誤りビ

ット位置を符号化する際にデータ圧縮符号を用いると、所要送信ビット数を低減することができる。

【0049】この符号化信号 W_i は受信装置に送信され、ステップS21、ステップS22で送信バッファに保存された後、タイマBをセットして待ち受け状態となる(ステップS23)。符号化信号 W_i を送信する際には、誤り検出のためのCRCビットを付加する。

【0050】一方、受信装置のステップS49の待ち受け状態では、4種類の信号のどれかが受信される。まず、タイマDがタイムアウトした場合には、符号化信号 W_i の再送を要求する信号を送信し(ステップS50)、再度タイマDを設定して待ち受け状態となる(ステップS49)。これは、ステップS21で送られた符号化信号 W_i が通信路上で誤って消失した場合に起こり、正しく符号化信号 W_i が受信されるまで、上記の手順を繰り返す。

【0051】次に、ステップS49の待ち受け状態で受信信号 $R(x)$ を受信したときにはステップS42に戻る。この受信信号 $R(x)$ の受信は、送信装置のステップS19で誤り訂正不可能と判別され、ステップS13に戻って送信信号 $S(x)$ を送信する場合に起こる。

【0052】 $reqA$ 信号を受信すると再度ステップS48に戻って剰余信号 $re(x)$ を送信する。これは先に送った剰余信号 $re(x)$ に誤りがあり、廃棄されて消失した場合に発生し、ステップS14の待ち受け状態でタイムアウトが発生してステップS17で剰余信号 $re(x)$ が送信されてくる場合に対応している。

【0053】最後に、ステップS49の待ち受け状態で符号化信号 W_i が受信されると、ステップS51に進む。ステップS51では、符号化信号 W_i が復号される。この復号結果は、受信信号 $R(x)$ の誤り位置を直接的に示しているため、この誤り位置のビットを反転することにより訂正を行う(ステップS52)。訂正された信号が正しい信号になっているか否かをCRCビットを用いて誤り検査する。もし、 $R(x)$ に含まれる誤り個数が t 個未満のときは、正しい誤り位置を示しているため、CRCビットの検査はパスする。前述したように、誤り個数が $t+1$ 個以上のときには誤り訂正符号 C_1 で誤った訂正がなされていることがあるが、この場合もステップS53で誤りが見つかる。誤りがなければ、ステップS54からステップS55に移り、ACK信号を送信すると共に、タイマFをセットし、ステップS56の待ち受け状態になる。ACK信号が正しく届けば $reqB$ 信号は返送されないため、タイマFはタイムアウトし、バッファを消去して処理を終わる。このとき、受信信号を受信者に渡す。

【0054】ACK信号が誤って消去されると、送信装置のステップS23でタイムアウトが発生し、ステップS25で $reqB$ 信号を送信してくる。受信装置では、ステップS56の待ち受け状態で $reqB$ 信号を受信す

るとステップS55に戻り、ACK信号を再送する。こうしてACK信号が正しく送信装置に伝わるまで、この処理を繰り返す。

【0055】ステップS54で誤りありと判別されたときには、もはや誤り訂正は不可能なため、再度、最初から処理を行うべく、ステップS58で送信信号 $S(x)$ の再送を要求する。この後、ステップS59の待ち受け状態に移る。ステップS59の待ち受け状態では、受信信号 $R(x)$ を受信するとステップS42に戻る。もし、送信信号 $S(x)$ の再送要求信号が消失すると、先程のACK信号の消失と同様にして、タイマBがタイムアウトし、 $reqB$ 信号が送信されてくる。こうして、ステップS59の待ち受け状態ではステップS58に戻り、再度、送信信号 $S(x)$ の再送を要求する。この処理は受信信号 $R(x)$ が受信されるまで続く。

【0056】送信装置のステップS23の待ち受け状態では、4種類の信号のどれかが受信される。ACK信号が受信されると、送信バッファに記憶されている符号化信号 W_i を消去し、処理を終了する。送信信号 $S(x)$ の要求信号が受信されると、ステップS13に戻って送信信号 $S(x)$ を再送する。符号化信号 W_i の再送要求を受信するとステップS26で符号化信号 W_i を再送し、再度ステップS23の待ち受け状態に戻る。タイマBはタイマDより十分長く設定される。タイマBがタイムアウトするのは、ステップS55で送信されたACK信号もしくはステップS58で送信された送信信号 $S(x)$ の再送要求が消失した場合であり、先に詳述したように正しく受信されるまで、ループを繰り返す。このようにして情報の伝達が行われる。

【0057】以上の動作を要約すると以下になる。まず、最初の送信では送信情報に誤り検出のCRCビットだけを付加して伝送する。受信装置では、伝送誤りが検出された場合に、誤り訂正符号の生成多項式を用いた剰余信号を返送する。送信装置では、この剰余信号を用いて誤り位置を特定し、その位置を示す誤り位置情報を受信装置に返送する。この誤り位置情報に従って、受信装置で誤りビットを訂正することにより受信を完了する。

【0058】このように、最初の送信情報には誤り訂正のための冗長ビットが含まれていないため、通信回線品質が良いために伝送誤りがほとんど起こらない場合にも、余分な冗長ビットによるスループットの低下がなく、また通信回線品質が劣化して伝送誤りが増えたときには、送信装置で特定した誤り位置情報により最初の受信信号の誤りが訂正でき、従来よりスループットが向上する。この際、誤り位置情報を送信するのに必要となる送信ビット分だけスループットが低下するが、この低下分はもとの情報を再送する場合よりもはるかに少なく、しかも1回の誤り位置の送信で誤りが訂正されることが多いため、全体としてのスループットは良好である。

【0059】また、誤りを訂正するための情報は、送信装置と受信装置で生成する剰余を加算することにより得られる。すなわち、最初の送信時には誤り訂正のための冗長ビットが含まれていないので、受信装置で生成された剰余信号 $re(x)$ だけでは誤りは訂正できないが、送信装置で生成される剰余信号 $r1(x)$ と受信装置で生成される剰余信号 $re(x)$ を加算することにより、はじめて冗長ビットも含めた誤り訂正符号語に対する剰余信号が得られる。このように、誤り訂正の冗長ビットを送ることなく、誤り訂正符号語の剰余信号が送信装置で生成されることにより、受信装置での誤り位置を特定できる。

【0060】上記の実施例では、ステップS47で受信信号を生成多項式 $g(x)$ で除算したときの剰余信号を返送したが、剰余信号の代わりに、生成多項式 $g(x)$ の根を $R(x)$ に代入した値、つまりシンドロームを用いても良い。剰余信号とシンドロームとは互いに、相互変換が可能であることが知られている。

【0061】通信回線品質が劣化したときのスループット特性を向上させるには、誤り位置情報を受信装置に送信するときに必要となるビット数を極力圧縮することが重要であるが、この誤り位置情報をデータ圧縮符号で符号化すると効果的である。例えば、最初に送信する送信信号の符号長を $n=256$ 、誤り訂正能力を $t=3$ とする。この場合、誤りが何番目のビットにあるかを2進数で表現すると、符号長が $n=256=2^8$ であるので、1つのビット位置は8ビットで表現でき、3個の誤り位置は24ビットになる。一方、256ビット中に4個の誤りがあることが分かっているならば、この情報は256ビットから3ビットを選ぶ組み合わせの数で表現できるので、 ${}_{256}C_3 = 2.7 \times 10^6$ となって22ビットで表現することが可能であり、誤り位置情報のビット数を効果的に圧縮することができる。

【0062】図7は、上述した本発明による誤り制御システムのビット誤り率-スループット特性（実線で示す）を従来の選択再送（SR: Selective Repeat）型ARQ方式の特性（破線で示す）と比較して示したものである。本発明による誤り性所システムを用いることにより、このビット誤り率-スループット特性が大幅に改善できることがわかる。

【0063】

【発明の効果】以上詳述したように、本発明によれば誤り訂正符号の冗長ビットを送信する必要がないので、通信回線品質が良くて伝送誤りがほとんど起こらない場合にも、余分な冗長ビットによるスループットの低下がなく、一方、通信回線品質が劣化して伝送誤りが増えたときには、返送された情報を用いて送信装置で特定した誤り位置情報により受信信号の誤りを訂正することができ、スループットを向上せしめることができる。

【0064】すなわち、本発明によると広い範囲の通信路品質に対して、高いスループット特性が得られる誤り制御システムを提供することができ、データ伝送のための時間を短縮化できるのみならず、従来ではデータ伝送が實際上困難であった通信回線品質の下でもデータ伝送が可能になる。

【図面の簡単な説明】

【図1】本発明による誤り制御システムを適用した送信装置の構成を示すブロック図

【図2】本発明による誤り制御システムを適用した受信装置の構成を示すブロック図

【図3】図1の送信装置の処理手順を説明するフローチャートの一部を示す図

【図4】図1の送信装置の処理手順を説明するフローチャートの他の一部を示す図

【図5】図2の受信装置の処理手順を説明するフローチャートの一部を示す図


【図6】図2の受信装置の処理手順を説明するフローチャートの他の一部を示す図

【図7】本発明による誤り制御システムと従来方式の誤り制御システムを用いた場合の誤り率とスループットの関係を比較して示す特性図


【符号の説明】

111…誤り検出符号化回路	112…送信バッファ
113…第1の剰余生成回路	114…加算回路
115…誤り訂正計算回路	116…誤り位置符号化回路
117…符号化信号送信バッファ	118…信号合成器
121…受信信号判別回路	122…制御回路
123…タイマ回路	131…受信信号判別回路
132…受信バッファ	133…誤り検出回路
134…第2の剰余生成回路	135…送信送信バッファ
136…符号化信号復号回路	137…誤りビット反転回路
138…誤り検出回路	139…信号発生器
140…送信バッファ	141…信号合成器
142…制御回路	143…タイマ回路
144…符号化信号再送要求信号発生器	145…信号発生器


【図1】




【図2】




【図3】




【図4】



【図7】



【図5】



【図6】

